تحقیق FPGA & CPLD زبان برنامه نویسی VHDL
تحقیق FPGA & CPLD زبان برنامه نویسی VHDL
فرمت فایل : WORD (قابل ویرایش)
تعداد صفحات:30
فهرست مطالب:
عنوان & ...
عنوان پایان نامه : طراحی و پیاده سازی فیلتر دیجیتال FIR بر روی FPGA
عنوان:
طراحی و پیاده سازی فیلتر دیجیتال FIR بر روی FPGA
210ص
پروگرامر AVR
کاملا با AVR Studio Atmel سازگاره در سه مدل JTAG ICE و AVR ISP و STK500 هستبا پرت USB کار میکنه و نیازی به تغذه نداره و سرعتش هم تا 1.8MHz قابل افزایشه
از چیپ مخصوص USB FT232 استفاده شده
دقیقا مشخصات پروگرامر مشابه ATMEL رو داره
یه پرت برای استفاده از پروگرامر به عنوان USB به سریال داره
ومیتونید به دو صورت USB یا سریال مونتاژ کنید (چند تا قطعه منتاژ بشه میشه USB یا نه اونارو منتاژ نکنید چندتای دیگه رو منتاژ کنید میشه سریال و با پرت کام کامپیوتر کار میکنه)
JTAG ICE مشابهش تو اینترنت هست بنابر این من AVR ISP رو میزارم
این پروگرامر رو من تولید میکنم و به قیمت 250,000 ریال میفروشم تا حالا هم یه 500 تایی به فروش رسوندم واقعا هیچ مشکلی نداره و کاملا تست شده. (یه پروگرامر تجاری هست تا اسباب بازی)
شما برای ساخت این پروگرامر به دو فایل نیاز دارین یکی PCB هست (البته متالیزه هست)
و دومی فایل هگز میکروشه (میکروش MEGA8535 یا 90S8535 هست)
لیست قطعات هم رو PCB هست
این هم لینک دانلود فایلش
دانلود مقاله ISI یک معماری سیستولیک برای شبکه های عصبی Hopfield
موضوع فارسی :یک معماری سیستولیک برای شبکه های عصبی Hopfield
موضوع انگلیسی :A systolic architecture for Hopfield neural networks
تعداد صفحات :6
فرمت فایل :PDF
سال انتشار :2014
زبان مقاله : انگلیسی
به تازگی عصبی شبکه Hopfield (HNN) به عنوان یک ابزار بهینه سازی برای حل مسئله یافتن کوتاهترین مسیر در شبکه های ارتباطی استفاده می شود. پیاده سازی سخت افزاری شبکه عصبی دیجیتال Hopfield را یک مسئله مهم است که در این مقاله در نظر گرفته است. معماری سیستولیک کارآمد برای اجرای کارآمد از شبکه های عصبی Hopfield را دیجیتال برای حل مسئله یافتن کوتاهترین مسیر در درست برنامه ریزی-گیت آرایه (FPGA) تراشه های ارائه شده است. زبان سخت افزار توضیحات VHDL است برای مدل سازی سخت افزار معماری سیستولیک پیشنهاد می شود. نتایج به دست آمده از شبیه سازی و سخت افزار سنتز نشان می دهد که معماری سیستولیک پیشنهادی عملکرد برتر از معماری مربوطه در ادبیات برای استفاده، سطح تراشه، همگرایی و فرکانس عامل حداکثر.
دانلود مقاله ISI طراحی HD تصویر اصلاح معماری با استفاده از نقطه شناور IP
موضوع فارسی :طراحی HD تصویر اصلاح معماری با استفاده از نقطه شناور IP
موضوع انگلیسی :<!--StartFragment -->
The Design of HD Image Rectification Architecture Using Floating Point IP
تعداد صفحه :6
فرمت فایل :PDF
سال انتشار :2014
زبان مقاله : انگلیسی
چکیده
این مقاله یک زمان واقعی HD تصاویر استریو سخت افزار اصلاح طراحی معماری پیشنهاد به منظور حذف اختلاف منظر عمودی از تصاویر ناشی از اعوجاج در دوربین و هم ترازی بین آنها است. پس از محاسبه پارامترهای کالیبراسیون تصاویر با استفاده از نرم افزار MATLAB جعبه ابزار توسط J.Y Bouguet به عنوان یک گام قبل به منظور بالا طراحی شده است، سخت افزار اصلاح محقق ساخته بر الگوریتم های از Heikkila در و Silven است. هنگامی که دوربین های استریو نصب شده است، آن را دشوار می شود برای پیدا کردن نقاط متناظر با توجه به خطاهای هندسی بین دوربین. با این حال، در نقاط مورد مربوطه در همان خط در دو عکس قرار گرفته است، نقاط متناظر را می توان تنها در خط پیدا شده است و در نتیجه محاسبه ساده می شود و خطاهای کاهش می یابد. خط که در آن نقاط متناظر قرار گرفته است یک خط epipolar نامیده می شود. به منظور ایجاد خطوط تبدیل شدن به یک خط epipolar، روش انتقال تصویر هندسی به نام اصلاح باید استفاده شود. در اینجا، به منظور افزایش دقت تصاویر نتیجه، محقق یک ماشین حساب ممیز شناور تولید شده با استفاده از یک ژنراتور هسته Xilinx را به کار. از طریق این، آن است که سخت افزار اصلاح است که دقت بالاتر از سخت افزار اصلاح دیگر طراحی شده با استفاده از یک جدول نگاه کردن و که در عمل در یک زمان واقعی اساس ممکن است طراحی تأیید شده است.